PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-026027

(43)Date of publication of application: 25.01.2002

(51)Int.CI.

H01L 21/331

H01L 29/73

H01L 21/205

H01L 21/28

H01L 29/165

H01L 29/417

(21)Application number: 2000-199184

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

30.06.2000

(72)Inventor: YOKOYAMA HIRONARI


SUGAYA HIROYUKI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device and its manufacturing method which forms an SiGe epitaxial growth layer for base regions on a silicon substrate and a polycrystalline SiGe film for outer base electrodes on an insulation (silicon oxide) film at the same time.

SOLUTION: The method of forming an SiGe film 103 on a semiconductor substrate 111 having an insulation film for element isolating regions, etc., comprises a step for forming a thin Si film 102 on the semiconductor substrate, depositing an SiGe film thereon, a step for epitaxially growing a single crystal Si film 121 and an SiGe film 132 on the semiconductor substrate surface, and a step for forming polycrystalline Si film 122 and an SiGe film 133 on the insulation film. Since the Si film is previously formed on the insulation film, the polycrystalline SiGe film is formed with a high adhesion also on the insulation film. Bipolar transistors are formed, each having a base region made from the SiGe/Si single crystal layer and an outer base electrode made from the SiGe/Si polycrystalline film.



LEGAL STATUS

[Date of request for examination]

07.01.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-26027

(P2002-26027A)

(43)公開日 平成14年1月25日(2002.1.25)


(51) Int.Cl. ⁷		識別記号		FI			テーマコード(参考)				
H01L	21/331			H 0	1 L	21/205		4M104			
	29/73					21/28	1/28		0 1	. Z	5 F 0 O 3
	21/205					29/165					5 F O 4 5
	21/28	3 0 1				29/72					
	29/165					29/50	29/50			В	
			審查請求	未蕭求	南水	項の数7	OL	(全	8	頁)	最終頁に続く
(21)出願番	∌	特願2000-199184(P2000	-199184)	(71)出願人		000003	078				
						株式会	社東芝				
(22)出廣日		平成12年6月30日(2000.6			東京都	港区芝	油一	1目	1番	1号	
				(72)発明者		耸 横山	裕也				
				神奈川県川崎			県川崎	市幸区小向東芝町1番地 株			
						式会社	東芝マ	イクロ	D.I	レク	トロニクスセン
						ター内					
				(72)発明者 菅谷 弘幸			弘幸				
						神奈川	県川崎	市幸	区小	响東	芝町1番地 株
						式会社	東芝マ	イク	בם	レク	トロニクスセン
						ター内	1				
				(74)	代理人	100097	629				
						弁理士	竹村	壽			
											最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】 (修正有)

【課題】 シリコン基板上にベース領域となるSiGe エピタキシャル成長層を形成する際に同時に絶縁膜(シ リコン酸化膜)上にも外部ベース電極となる多結晶Si Ge膜を形成する半導体装置の製造方法及び半導体装置 を提供する。

【解決手段】 素子分離領域などの絶縁膜を有する半導体基板111上にSiGe膜103を形成する方法において、この半導体基板上に薄いSi膜102を形成し、その上にSiGe膜を堆積させる。半導体基板表面には単結晶Si膜121及びSiGe膜132がエピタキシャル成長される。絶縁膜上には多結晶Si膜122及びSiGe膜133が形成される。予めSi膜が絶縁膜上に形成されているので多結晶SiGe膜は絶縁膜上にも高い密着性で形成される。SiGe/Si単結晶層をベース領域とし、SiGe/Si多結晶膜を外部ベース電極とするバイポーラトランジスタが形成される。



10

【特許請求の範囲】

【請求項1】 シリコン半導体基板と、

前記半導体基板主面に選択的に埋め込まれた絶縁膜と、 前記半導体基板主面及び前記絶縁膜上に形成され、前記 半導体基板主面及び前記絶縁膜に直接形成された下地S i層及びこの下地Si層上に形成されたSiGe層から 構成された半導体層とを具備し、

前記半導体層は、前記半導体基板主面上に形成された領域が単結晶層、前記絶縁膜上に形成された領域が多結晶層であることを特徴とする半導体装置。

【請求項2】 前記半導体基板にはバイポーラトランジスタが形成され、このバイポーラトランジスタは、第1 導電型コレクタ領域を有し、前記単結晶層を第2導電型ベース領域として用い、この第2導電型ベース領域の表面領域には第1導電型エミッタ領域を有し、且つ前記多結晶層を外部ベース電極として用いることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記半導体層の膜厚に対する前記下地Si層の膜厚は、10~20%であることを特徴とする請求項1又は請求項2に記載の半導体装置。

【請求項4】 前記SiGe層中のGe含有量は、15原子%以下であることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。

【請求項5】 シリコン半導体基板主面に選択的に埋め 込まれた絶縁膜を形成する工程と、

前記半導体基板主面及び前記絶縁膜上に下地Si層及びこの上にSiGe層が順次積層された半導体層を形成する工程とを具備し、

前記半導体層は、前記半導体基板主面上に形成された領域が単結晶層、前記絶縁膜上に形成された領域が多結晶 30 層であることを特徴とする半導体装置の製造方法。

【請求項6】 前記積層された下地Si層及びSiGe 層は、同じ処理装置内で連続して形成することを特徴と する請求項5に記載の半導体装置の製造製法。

【請求項7】 前記半導体層を形成する工程は、SiH4を含むガスを供給して前記下地Si層を形成し、所定時間経過後さらにGeH4ガスを供給して前記SiGe層を形成することを特徴とする請求項5に記載の半導体装置の製造製法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造方法に係り、とくに高速動作に有利なSiGe膜を接続抵抗が十分に小さい状態で形成して、雑音指数などの電気特性上有利になるベース領域の形成方法に関するものである。

[0002]

【従来の技術】近年、バイポーラ素子のベース領域やC MOS素子のソース/ドレイン領域、チャネル領域など のデバイス活性領域に低温エピタキシャル成長法を用い 50

て浅い接合を形成することにより、高速化、高集積化を 実現するデバイスが提案され実用化の途上にある。この ような構造の従来技術のバイポーラトランジスタ及びそ の製造方法を説明する。図10万至図13は、従来のバ イポーラトランジスタの製造工程断面図を示したもので あり、図9は、その製造方法で形成されたバイポーラト ランジスタの断面図である。図9に示すように、半導体 基板11は、p型シリコン基板からなり、高不純物濃度 のn型不純物拡散領域12 (nウエル) と、不純物拡散 領域12に形成されたn-不純物拡散領域13及び高濃 度不純物拡散領域131とを有している。半導体基板1 1の主面には、トレンチが形成され、SiO2などの絶 縁物が充填されて素子分離領域10が形成されている。 半導体基板 1 1 主面の素子分離領域によって囲まれた素 子形成領域の表面は露出されている。この半導体基板1 1にバイポーラトランジスタが形成される。まず、不純 物拡散領域13及び高濃度不純物拡散領域131は、コ レクタ領域を構成している。

【0003】素子分離領域10及び不純物拡散領域13 20 の上には半導体層2が形成されている。素子分離領域1 0上には多結晶シリコン層22、不純物拡散領域13上 には単結晶シリコン層21が形成されており、これらは 半導体層2を構成している。単結晶シリコン層21は、 ベース領域を構成し、その表面にはn型エミッタ領域9 が形成されている。多結晶シリコン層22は、外部ベー ス電極を構成している。半導体基板11は、シリコン窒 化膜などの絶縁膜5により被覆され、さらにシリコン酸 化膜などの絶縁膜14により被覆されている。 絶縁膜 5、14にはそれぞれ多結晶シリコン層22、エミッタ 領域9及び高濃度不純物拡散領域131が露出するよう にそれぞれコンタクト孔が形成されている。エミッタ領 域9が露出しているコンタクト孔には多結晶シリコンの 外部ベース電極8が形成され、その上にエミッタ金属電 極15が形成されている。外部ベース電極の多結晶シリ コン層22が露出しているコンタクト孔にはベース金属 電極16が形成されている。そして、高濃度不純物拡散 領域131が露出しているコンタクト孔にはコレクタ金 属電極17が形成されている。

【0004】次に、図9に示すバイポーラトランジスタの製造方法を説明する。まず、半導体基板11の上にホウ素(B)を含むp型シリコン半導体層2がエピタキシャル成長によって形成される。このエピタキシャル成長によって素子形成領域上にはp型単結晶シリコンのベース領域21が形成され、素子分離領域10の絶縁膜上にはp型多結晶シリコン層22が形成される。このシリコン半導体層2は、所定の形状にパターニングされる(図10)。そして、シリコン半導体層2を被覆するようにシリコン窒化膜(Si3N4)5を半導体基板11上に堆積する(図11)。シリコン窒化膜5の単結晶シリコ50ン層(ベース領域)21の部分にRIE(Reactive Ion

Etching)などの異方性エッチングによって開口部6を形 成する。この時、開口部6底部には、ベース領域の単結 晶シリコン層21が露出している(図12)。次に、シ リコン窒化膜5の全面に多結晶シリコン膜を堆積し、こ の多結晶シリコン膜に砒素(As)をイオン注入する。

【0005】さらに熱工程を加えて、多結晶シリコン膜 中の砒素を半導体層2のベース領域21に拡散させ、拡 散した部分にn型エミッタ領域9を形成する。さらにR I Eなどの異方性エッチングによって多結晶シリコン膜 をパターニングしてエミッタ引き出し電極8を形成する 10 (図13)。次に、エミッタ引き出し電極8及びシリコ ン窒化膜5の上にシリコン酸化膜などの層間絶縁膜14 を堆積させ、この層間絶縁膜14にコンタクト孔を開孔 してエミッタ引き出し電極8を露出させる。そして、こ のエミッタ引き出し電極8に電気的に接続するアルミニ ウムなどのエミッタ金属電極15を形成する。この時、 外部ベース電極の多結晶シリコン層22及び高濃度不純 物拡散領域131の上のシリコン窒化膜5にもコンタク ト孔を形成して、外部ベース電極の多結晶シリコン層 2 2及び高濃度不純物拡散領域131に電気的に接続する 20 ベース金属電極16及びコレクタ金属電極17を形成す る (図9)。

[0006]

【発明が解決しようとする課題】このように従来の製造 方法では、単結晶シリコン層のベース領域及び多結晶シ リコン層の外部ベース電極は、単結晶領域と多結晶領域 とから構成されているが、1つの工程で形成されるの で、両領域間の接続抵抗が殆どなく雑音指数など電気特 性上非常に有利である。また、さらなる高速化のために ベース領域をSi膜からSiGe膜に変更したSiGe ヘテロ接合バイポーラトランジスタの開発が行われてい る。しかし、Siバイポーラトランジスタと同様の製造 工程でSiGe膜をエピタキシャル成長させようとする と、シリコン基板上にはSiGe成長膜(単結晶)容易 に形成されるが、シリコン酸化膜に対しては選択比が高 いので多結晶SiGe膜が形成されない(形成されても 不均一な膜ができてしまうので膜の役をなさない)。し たがって、この方法では素子分離領域上の外部ベース電 極が形成されないので、ベース金属電極とベース領域と の電気的接続を行う外部ベース電極は形成することがで 40 きない。

【0007】このように、シリコン半導体基板上にベー ス領域となるSiGeエピタキシャル成長層を形成する ときに、同時に絶縁膜(シリコン酸化膜)上に外部ベー ス電極となる多結晶SiGe膜を形成させる工夫をしな ければならなかった。本発明は、このような事情により なされたものであり、シリコン半導体基板上にベース領 域となるSiGeエピタキシャル成長層を形成するとき に、同時に絶縁膜 (シリコン酸化膜) 上にも外部ベース

製造方法及び半導体装置を提供する。

[0008]

【課題を解決するための手段】本発明は、素子分離領域 などとしてシリコン基板表面に形成されるか、あるいは 埋め込まれた絶縁膜を有する半導体基板上にSiGe膜 を形成する方法において、この半導体基板上に薄いSi 膜を形成し、その上にSiGe膜を堆積させることに特 徴がある。シリコン基板表面には単結晶Si膜及びSi Ge膜がエピタキシャル成長し、絶縁膜上には多結晶S i 膜及びS i G e 膜が形成される。予めS i 膜が絶縁膜 上に形成されているので、多結晶SiGe膜は、絶縁膜 の上にも高い密着性をもって形成される。このように形 成した単結晶SiGe/Siエピタキシャル成長層をベ ース領域とし、絶縁膜上の多結晶SiGe/Si膜を外 部ベース電極とするSiGeヘテロ結合バイポーラトラ ンジスタを構成すれば、ベース領域と金属電極に接続さ れる外部ベース電極との接続抵抗が殆どなく雑音指数な どの電気特性上非常に有利である。高速動作を可能にす るにはベース領域をSi膜からSiGe膜に変更して、 ベース領域中の電子の移動速度を上げる必要であるが、 本発明では、ベース領域とこれに続く外部ベース電極と の接続抵抗が殆どなく雑音指数などの電気特性上非常に 有利なSiGeヘテロ接合バイポーラトランジスタが提 供される。

【0009】すなわち、本発明の半導体装置は、シリコ ン半導体基板と、前記半導体基板主面に選択的に埋め込 まれた絶縁膜と、前記半導体基板主面及び前記絶縁膜上 に形成され、前記半導体基板主面及び前記絶縁膜に直接 形成された下地S i 層及びこの下地S i 層上に形成され たSiGe層から構成された半導体層とを具備し、前記 半導体層は、前記半導体基板主面上に形成された領域が 単結晶層であり、前記絶縁膜上に形成された領域が多結 晶層であることを特徴としている。前記半導体基板には バイポーラトランジスタが形成され、このバイポーラト ランジスタは、第1導電型コレクタ領域を有し、前記単 結晶層を第2導電型ベース領域として用い、この第2導 電型ベース領域の表面領域には第1導電型エミッタ領域 を有し、且つ前記多結晶層を外部ベース電極として用い るようにしても良い。前記半導体層の膜厚に対する前記 下地S i 層の膜厚は、10~20%であるようにしても 良い。下地Si層が薄いと外部ベース電極が均一に形成 されず、厚いと抵抗が高くなり、トランジスタの高速性 が期待できない。したがって、上記の範囲が適当であ る。 前記S i G e 層中のG e 含有量は、 15原子%以下 であるようにしても良い。

【0010】本発明の半導体装置の製造方法は、シリコ ン半導体基板主面に選択的に埋め込まれた絶縁膜を形成 する工程と、前記半導体基板主面及び前記絶縁膜上に下 地Si層及びこの上にSiGe層が順次積層された半導 電極となる多結晶SiGe膜を形成させる半導体装置の 50 体層を形成する工程とを具備し、前記半導体層は、前記 半導体基板主面上に形成された領域が単結晶層であり、前記絶縁膜上に形成された領域が多結晶層であることを特徴としている。前記積層された下地Si層及びSiGe層は、同じ処理装置内で連続して形成するようにしても良い。前記半導体層を形成する工程は、SiH4を含むガスを供給して前記下地Si層を形成し、所定時間経過後さらにGeH4ガスを供給して前記SiGe層を形成するようにしても良い。

[0011]

【発明の実施の形態】以下、図面を参照して発明の実施 10 の形態を説明する。まず、図1乃至図7を参照して第1 の実施例を説明する。図6及び図7は、半導体装置(バ イポーラトランジスタ)の断面図及び平面図、図2乃至 図5は、この半導体装置の製造方法を説明する工程断面 図である。図6及び図7に示すように、半導体基板11 1は、p型シリコン基板からなり、n型不純物拡散領域 112 (nウエル) と、nウエル112に形成されたn 一不純物拡散領域113及び高濃度不純物拡散領域13 1とを有している。半導体基板111の主面には、トレ ンチ (STI: Shallow Trench Isolation) が形成され 20 ており、この中にSiO2などの絶縁物が充填されて素 子分離領域110が形成されている。本発明は、素子分 離領域の構造をSTIに限るものではない。 LOCOS (LOCal Oxidation of Silicon) 法によるシリコン酸化 膜などを用いることも可能である。

【0012】半導体基板111主面の素子分離領域によ って囲まれた素子形成領域の表面は露出されている。こ の半導体基板111にバイポーラトランジスタが形成さ れる。まず、不純物拡散領域113及び高濃度不純物拡 散領域131はコレクタ領域を構成している。そして、 素子分離領域110及び不純物拡散領域113の上には Si膜102及びSiGe膜103が積層された半導体 層が形成されている。素子分離領域110上には多結晶 Si膜122、不純物拡散領域113上には単結晶Si 膜121が形成されており、これらはSi膜102を構 成している。多結晶Si膜122の上には多結晶SiG e膜133、単結晶Si膜121の上には単結晶SiG e膜132が形成されており、これらはSiGe膜10 3を構成している。 単結晶Si膜121及びこの上の単 結晶SiGe膜132は、ベース領域を構成しており、 その表面にはn型エミッタ領域109が形成されてい る。そして、多結晶Si膜122及びこの上の多結晶S i Ge膜133は、外部ベース電極を構成している。半 導体基板111は、シリコン窒化膜などの絶縁膜105 により被覆され、さらにその上をシリコン酸化膜などの 絶縁膜114により被覆されている。

【0013】絶縁膜105、114にはそれぞれ多結晶 を形成して、多結晶SiCSiGe膜133、エミッタ領域109及び高濃度不純 拡散領域131に電気的に物拡散領域131が露出するようにそれぞれコンタクト 風電極116及びAlなど孔が形成されている。エミッタ領域109が露出してい 50 形成する(図6、図7)。

るコンタクト孔には多結晶シリコンのエミッタ引き出し電極108が形成され、その上にA1などのエミッタ金属電極115が形成されている。外部ベース電極を構成する多結晶SiGe膜133が露出しているコンタクト孔にはA1などのベース金属電極116が形成されている。そして、高濃度不純物拡散領域131が露出しているコンタクト孔にはA1などのコレクタ金属電極117が形成されている。

【0014】次に、図6及び図7に示すバイポーラトラ ンジスタの製造方法を説明する。半導体基板111の上 にホウ素(B)を含む半導体層102、103がエピタ キシャル成長法によって形成される。 まず、 このエピタ キシャル成長法によって素子形成領域上には膜厚が10 nm程度のベース領域となるp型単結晶Si膜121が 成長し、素子分離領域110の絶縁膜(シリコン酸化 膜)上には膜厚10nm程度のp型多結晶Si膜122 が形成される (図1)。続いて、このエピタキシャル成 長法によってp型単結晶Si膜121上に膜厚50~1 00nm程度のp型単結晶SiGe膜132が成長し、 p型多結晶Si膜122上には膜厚が50~100nm 程度のp型多結晶SiGe膜133が形成される(図) 2)。次に、この半導体層102、103は、ベース領 域及び素子分離領域を被覆するように所定の形状にパタ ーニングされる。そして、パターニングされた半導体層 102、103を被覆するようにシリコン窒化膜 (Si 3 N4) からなる絶縁膜105を半導体基板111上に 堆積させる (図3)。この絶縁膜105の単結晶SiG e 膜132の部分にRIE (Reactive Ion Etching)など の異方性エッチングによって開口部106を形成する。 この時、開口部106底部には、ベース領域となる単結 晶SiGe膜132が露出している(図4)。

【0015】次に、絶縁膜105の全面に多結晶シリコ ン膜を堆積させ、この多結晶シリコン膜に砒素(As) をイオン注入する。さらに熱工程を加えて、多結晶シリ コン膜中の砒素を単結晶SiGe膜132に拡散させ、 拡散した部分にn型エミッタ領域109を形成する。さ らに、RIEなどの異方性エッチングによって多結晶シ リコン膜をパターニングしてエミッタ引き出し電極10 8を形成する(図5)。次に、エミッタ引き出し電極1 08及び絶縁膜105の上にシリコン酸化膜などの層間 絶縁膜114を堆積させ、この層間絶縁膜114にコン タクト孔を開孔してエミッタ引き出し電極108を露出 させる。そして、このエミッタ引き出し電極108に電 気的に接続するA1などのエミッタ金属電極115を形 成する。この時、多結晶SiGe膜133及び高濃度不 純物拡散領域131上の絶縁膜105にもコンタクト孔 を形成して、多結晶SiGe膜133及び高濃度不純物 拡散領域131に電気的に接続するAlなどのベース金 属電極116及びAlなどのコレクタ金属電極117を

7

【0016】次に、図8を参照してSiGe/Siから なる半導体層の半導体基板への成長方法を説明する。図 8は、半導体基板が載置された反応処理室に供給される 反応ガスの供給量と反応時間との関係を示す特性図であ り、縦軸は、反応処理室に供給されるガスの流量を表わ し、横軸は、反応時間 (分) を表わしている。この実施 例は、種類の異なる2つの半導体層成分を1つの反応処 理室で連続的に積層形成することに特徴がある。半導体 基板の上に2層の半導体層がエピタキシャル成長法によ って形成される(図6参照)。まず、シリコン半導体基 板が反応処理室の支持台に載置される。反応処理室を密 閉し、始めに、時刻Aでシラン(SiHa)ガスを供給 し、一定流量 (v 1) を反応が終了するまで流し続け る。SiHa ガスは、次式(1)に示す反応によりSi 膜が堆積していく。この時、ボロンなどの不純物をSi 膜に拡散させる場合には、例えば、B2 H6 ガスを所定 量、短時間供給する。

[0017]

 $S i H_4 \rightarrow S i + 2 H_2 \qquad \cdots \qquad (1)$

時刻Bまでの時間 tの間にSi膜の膜厚は10nm程度 20になる。ここでSi膜の形成は終了する。このエピタキ

 $SiH_4 + GeH_4 \rightarrow SiGe + 4H_2$

SiGeは、実際は、Si_{1-x} Ge_x で表わされる。本 発明では、xは、0.15以下が適当である。そして、 流量比(v2/v1)を適宜設定することによりxの値 を所定値に設定することが可能である(x=v2/(v 1+v2)、1-x=v1/(v1+v2)で表わされ る)。このようにして半導体層の下層(下地)のp型単 結晶Si膜上に膜厚50~100 nm程度のp型単結晶 SiGe膜が成長し、絶縁膜に形成されたp型多結晶S i 膜上には膜厚が50~100nm程度のp型多結晶S i Ge膜が形成される。単結晶SiGe膜厚は、ベース 幅を表わしている。このベース領域は、ベース走行時間 短縮(すなわち、高速化)のためにSiGe膜の膜厚を 薄くする必要がある。しかし、薄くするとC-E間耐圧 が下がる。この両者はトレードオフの関係にあり、適切 な関係を得るために関厚を50~100 nmとしてい る。以上、実施例のように、シリコン基板表面には単結 晶Si膜及びSiGe膜がエピタキシャル成長し、絶縁 膜上には多結晶Si膜及びSiGe膜が形成される。予 40 図。 めSi膜が絶縁膜上に形成されているので、多結晶Si Ge膜は、絶縁膜の上にも高い密着性をもって形成され る。

[0019]

【発明の効果】以上、本発明によれば、シリコン基板表面には単結晶Si膜及びSiGe膜がエピタキシャル成長し、絶縁膜上には多結晶Si膜及びSiGe膜が形成される。予め下地膜としてSi膜が絶縁膜上に形成されているので、多結晶SiGe膜は絶縁膜の上にも高い密着性をもって形成される。このように形成した単結晶S 50

シャル成長法によって素子形成領域上には膜厚が10m m程度のベース領域となるp型単結晶Si膜が成長し、 これと連続して素子分離領域の絶縁膜上に膜厚10 nm 程度のp型多結晶Si膜が形成される。続いて、このエ ピタキシャル成長法によって、SiGe膜を堆積させ る。すなわち、時刻Bにおいて、SiH4ガスの供給に 併せてGeH₄ ガスを供給し、一定流量(v2)を反応 が終了するまで流し続ける。SiH4 ガス及びGeH4 ガスの供給により、次式(2)に示すようにSiGe膜 が堆積していく。この時、ボロンなどの不純物をSiG e膜に拡散させる場合には、例えば、B2 H6 ガスを所 定量、短時間供給する。成長速度は約30nm/min (実際はGeH4の供給量を変化させると成長速度も変 化する)である。したがって、Si膜の形成時間は、約 20秒であり、SiGe膜の形成時間は、約2~3分で ある。また、この時の成長条件は、温度が600~70 0℃、圧力が10torr、SiH4 ガス流量が200 cm^3 、 GeH_4 ガス流量が狙う組成によって可変であ

8

[0018]

 \cdots (2)

i Ge/Siエピタキシャル成長層をベース領域とし、 絶縁膜上の多結晶SiGe/Si膜を外部ベース電極と するSiGeへテロ結合バイポーラトランジスタを構成 すれば、ベース領域と金属電極に接続される外部ベース 電極との接続抵抗が殆どなくなり雑音指数などの電気特 性上非常に有利である。本発明では、ベース領域とこれ に続く外部ベース電極との接続抵抗が減少することによ って、トランジスタの高速動作が可能になると共に素子 領域の面積が縮小され、従来より動作周波数が高く、熱 雑音の低く、消費電力の少ないバイポーラトランジスタ を形成することが可能となる。

【図面の簡単な説明】

【図1】本発明の半導体装置の製造方法を示す工程断面図。

【図2】本発明の半導体装置の製造方法を示す工程断面図。

【図3】本発明の半導体装置の製造方法を示す工程断面 10 図。

【図4】本発明の半導体装置の製造方法を示す工程断面 図

【図5】本発明の半導体装置の製造方法を示す工程断面 図。

【図6】本発明の半導体装置の断面図。

【図7】図6に示す半導体装置の平面図。

【図8】半導体基板が載置された反応処理室に供給される反応ガスの供給量と反応時間との関係を示す特性図。

【図9】従来の半導体装置の製造方法を示す工程断面図

a

【図10】従来の半導体装置の製造方法を示す工程断面 図

【図11】従来の半導体装置の製造方法を示す工程断面 図

【図12】従来の半導体装置の製造方法を示す工程断面図。

【図13】従来の半導体装置の製造方法を示す工程断面 図。


【符号の説明】

 2・・・シリコン半導体層
 5・・・シリコン窒化


 膜、6、106・・・開口部
 8、108・・・エ

 ミッタ引き出し電極、9、109・・・エミッタ領域


【図1】




【図3】




【図5】




[図2]



【図4】



【図7】




[図6]


[図6]


116 121 115 132 117


108 109 109 102 113 112 110


P












【図13】



フロントページの続き

(51) Int. Cl. ⁷

識別記号

FΙ

テーマコート'(参考)

HO1L 29/417

Fターム(参考) 4M104 AA01 BB01 BB02 BB36 CC01

DD06 DD08 DD16 DD17 DD43

DD50 GG06 HH09 HH16

5F003 AP07 BA13 BA27 BA97 BB02

BB04 BB05 BB06 BB07 BC08

BE07 BF06 BH06 BH18 BM01

BP31 BP34 BP93

5F045 AB01 AB02 AB32 AB33 AC01

AD10 AD11 AE23 AF03 CA02

DB03 EE12 HA12 HA15 HA16

HA20 HA22